bet188金宝搏

图书馆IEEE;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_UNSIGNED.ALL;
实体fifo1_2
端口(std_logic Clk:;——处理时钟
《我们》:在std_logic;——写入启动信号
wadd: std_logic_vector(6报纸0);——写地址存储数据到ram中
列地址:std_logic_vector(6报纸0);——从ram读取地址读取数据
data_in: std_logic_vector(31报纸0);——输入数据存储到ram中
data_out: std_logic_vector(31报纸0));——输出数据从内存
fifo1_2结束;
架构fifo1_2的行为
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - RAM声明
内存类型是数组(127报纸0)std_logic_vector(31报纸0);
信号ram1_1:内存;
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -信号声明
信号r_add: std_logic_vector(6报纸0);


开始

过程(时钟,我们)
开始
如果Clk 'event Clk = ' 1 '
如果我们= ' 1 '然后——在这个过程中编写输入数据到ram中
ram1_1 (conv_integer (wadd) < = data_in;
如果;
r_add < =列地址;
如果;
结束过程;

data_out < = ram1_1 (conv_integer (r_add));——从内存读取数据

端行为;