完整的加法器VHDL源代码
本页的VHDL源代码涵盖完整的加法器vhdl代码．
S = (A) EXOR (B) EXOR (Ci)CO= (A) EXOR (B) EXOR (Ci) + AB
硬件描述语言(VHDL)代码
图书馆IEEE;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_UNSIGNED.ALL;
entuty FA是
端口(a,b,ci:在STD_LOGIC;s,co: out STD_LOGIC);
足总;
FA的行为是
开始
S <= a xor b xor ci;
Co <=(a和b) or (b和ci) or (ci和a);
端行为;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_UNSIGNED.ALL;
entuty FA是
端口(a,b,ci:在STD_LOGIC;s,co: out STD_LOGIC);
足总;
FA的行为是
开始
S <= a xor b xor ci;
Co <=(a和b) or (b和ci) or (ci和a);
端行为;
有用的链接到VHDL代码
参考以下以及左侧面板上提到的有用的VHDL代码的链接。
D触发器
T触发器
读写RAM
4 x1 MUX
4位二进制计数器
Radix4蝴蝶
16 qam调制
2bit并行串行
射频和无线教程
无线局域网802.11交流802.11广告wimax无线个域网z - waveGSMLTEUMTS蓝牙超宽频物联网卫星天线雷达