DSP教程-用于复杂DSP算法移植的架构
这DSP教程页面覆盖因素，同时实现DSP算法，以适应DSP架构。它还涵盖了乘法器，桶移位器，MAC单元，ALU，片上存储器，并行和流水线的概念。DSP广泛应用于wimax、LTE、WLAN-11ac、11ad等无线技术的基带开发。
通用DSP应该在芯片寄存器上存储变量/数据/中间结果。它将有芯片存储器或与DSP接口的外部存储器来存储输入和输出信号矢量。它将有芯片程序存储器或外部存储器来存储代码/程序和常量数据。
在LTE、WiMAX、CDMA等复杂的通信系统中，DSP算法通常需要较高的运算速度和准确的运算结果，以满足系统的要求。为了实现这一目标，需要对DSP架构进行以下修改/更改，以使DSP高效工作。
乘数并行和阵列乘法器通常设计用于DSP应用。速度、精度和动态范围都被考虑在内。
桶移装置—通常需要一个时钟周期向左或向右移动一位。这种方案需要消耗大量的周期进行多位移位。对于DSP，设计了一种特殊的移位器，通常称为桶形移位器，它在单个指令周期内移位多个位，从而大大减少了周期数。
MAC单位MAC单元被设计成在一个指令周期内并行操作乘法和累加操作。执行512个MAC操作，需要513个执行周期。如果一个MAC单元需要100 nsec，则所需的总时间约为513 X 100 X 109= 51.3微秒。
运算器算术逻辑单元是专门为DSP操作设计的，考虑到溢出，下溢和符号。
在DSP算法中采用了特殊的寻址方式，如循环寻址和位反向寻址。循环寻址用于处理基带接收链中循环缓冲区中的连续时域信号流。在复杂通信基带发射机/接收机设计中，位反向寻址用于IFFT/FFT算法的实现。
总线和内存的DSP架构
例如，我们需要在一个周期内执行以下指令。
加上a b
为了在一个指令周期内运行，DSP需要有独立的程序和两个数据存储器，它们有自己独立的地址/数据总线。这使得DSP在一个指令周期内获取和执行这条指令。
芯片存储器芯片程序存储器将比芯片外存储器更快，因为芯片外存储器在从外部存储器访问代码/数据时需要多路地址/数据总线。
并行性是指多个函数单元(算术单元)的可用性，这样地址和数据的计算将由不同的单元并行完成。
另一个例子是MAC硬件的设计考虑到速度的角度。MAC单元数量的使用是有限的，以减少代码执行的周期计数。
流水线流水线是指并行执行指令，这加快了程序的执行速度。
为了确定哪种DSP架构最能映射正在开发的DSP算法，需要为每种算法确定以下参数。
1.信噪比范围内的算法工作得最好。
2.输入输出数据速率。
3.数据/变量的内存大小。
4.处理时间或延迟。
5.代码大小或程序大小。
6.ASIC流程中模块的功耗。
7.键入运算，即算术和逻辑。
8.乘法和累加运算
9.信号的缩放，即向上采样或向下采样
有用的DSP链接
请参考我们的页面在DSP- fpga评估板非常有用的IP核移植各种无线和DSP算法。
请参考我们的页面DSP芯片供应商/制造商。
请参考我们的页面DSP的功能。
其他无线教程
无线个域网多载波CDMAGSMCDMAWiMAX无线局域网GPRS