异步FIFO设计|异步FIFO Verilog代码
异步FIFO设计是指在FIFO设计中，数据值从一个时钟域写入FIFO内存，数据值从一个不同的时钟域读取，其中两个时钟域彼此是异步的。异步FIFO被广泛用于将数据从一个时钟域安全地传递到另一个时钟域。连续阅读异步FIFO设计下面提供了pdf，其中包括用verilog语言编写的异步FIFO测试平台。
该pdf涵盖以下主题，以设计异步FIFO。
•异步FIFO的框图，包括FIFO内存，二进制和灰色计数器，同步器，空和满逻辑块等。
•输出波形
•用verilog编写测试平台
•逻辑综合总结报告
•从verilog代码转换的FIFO原理图
相关链接
什么是FPGA
ASIC与FPGA
FPGA工具包-FPGA评估套件制造商
硬件描述语言(VHDL)的教程
FPGA实现MIMO
基于FPGA的波束形成智能天线